

ALGEBRA DI BOOLE

POSTULATI FONDAMENTALI :

Prof. *deformata*
ITIS VERONA-TRENTO - ME
a.s. 1990/91

1) UNA VARIABILE BOOLEANA PUÒ ASSUNGERE DUE SOLI VALORI: 0, 1 (FALSO, VERO);

2) SI DEFINISCONO TRE OPERATORI FONDAMENTALI: NOT, AND, OR.

3) PER GLI OPERATORI LOGICI FONDAMENTALI VALGONO LE SEGUENTI RELAZIONI:

a) NOT (NEGAZIONE O COMPLEMENTAZIONE) : $\bar{1} = 0$, $\bar{0} = 1$;
o INVERSIONE

b) AND (PRODOTTO LOGICO): $0 \cdot 0 = 0$
 $0 \cdot 1 = 0$
 $1 \cdot 0 = 0$
 $1 \cdot 1 = 1$

c) OR (SOMMA LOGICA): $0 + 0 = 0$
 $0 + 1 = 1$
 $1 + 0 = 1$
 $1 + 1 = 1$


Per la verifica delle proprietà degli operatori logici fondamentali si possono utilizzare analogie elettriche o idrauliche, associando il valore 1 ad un contatto elettrico chiuso o ad una valvola aperta ed il valore 0 ad un contatto elettrico aperto o ad una valvola chiusa.

Esempi :


	VALORE 1	VALORE 0
filo	vera	falsa
contatto elettrico	chiuso	aperto
valvola	aperta	chiusa
rele	eccitato	diseccitato
uscita di elemento	in flusso	senza flusso
fluidico	in flusso	senza flusso
tubazione	accese	spente
lampadina		

Nel 1938 Shannon propose l'applicazione dell'algebra di Boole all'analisi ed al progetto dei circuiti e contatti, realizzati mediante interruttori e relè.

Rappresentazione di circuiti logici fondamentali mediante interruttori e relè




AND (PRODOTTO LOGICO)




$$T = A \cdot B$$

ANALOGIA IDRAULICA O PNEUMATICA




OR (SOMMA LOGICA)



$$T = A + B$$

ANALOGIA IDRAULICA O PNEUMATICA



GLI OPERATORI AND E OR SI APPLICANO A DUE O PIÙ VARIABILI BOOLEANE


TEOREMI FONDAMENTALI

(Da ogni teorema si ricava il teorema duali sostituendo a true e false a 0 e viceversa)


- 1) Doppia negazione
o involuzione

$$\overline{\overline{A}} = A \quad - \left\{ \begin{array}{l} \overline{0} = 0 \\ \overline{1} = 1 \end{array} \right. \quad \text{per dualità se ha:} \quad \text{a } 0 \leftrightarrow 1, \text{ e viceversa}$$


- 2) IDENTITÀ




$$\begin{aligned} A \cdot 1 &= A & \xrightarrow{\text{per dualità se ha:}} & \overline{A} + 0 = A \\ 1 \cdot 1 &= 1 & \xrightarrow{\text{per dualità se ha:}} & 1 + 0 = 1 \\ 0 \cdot 1 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 0 + 0 = 0 \end{aligned}$$




- 3)




$$\begin{aligned} A \cdot 0 &= 0 & \xrightarrow{\text{per dualità se ha:}} & A + 1 = 1 \\ 1 \cdot 0 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 1 + 1 = 1 \\ 0 \cdot 0 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 0 + 1 = 1 \end{aligned}$$



- 4) IDEMPOTENZA




$$\begin{aligned} A \cdot A &= A & \xrightarrow{\text{per dualità se ha:}} & A + A = A \\ 1 \cdot 1 &= 1 & \xrightarrow{\text{per dualità se ha:}} & 1 + 1 = 1 \\ 0 \cdot 0 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 0 + 0 = 0 \end{aligned}$$




INTERRUTTORI ACCOPPIATI MECCANICAMENTE IN MODO DIRETTO (si chiudono e si aprono simultaneamente)

- 5)



$$\begin{aligned} A \cdot \bar{A} &= 0 & \xrightarrow{\text{per dualità se ha:}} & A + \bar{A} = 1 \\ 1 \cdot 0 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 1 + 0 = 1 \\ 0 \cdot 1 &= 0 & \xrightarrow{\text{per dualità se ha:}} & 0 + 1 = 1 \end{aligned}$$



INTERRUTTORI ACCOPPIATI MECCANICAMENTE IN MODO INVERSO (se si chiude A si apre A-bar e viceversa) (sempre accesi)

- 6) Proprietà commutativa degli operatori AND e OR

$$A \cdot B = B \cdot A \quad \xleftrightarrow{\text{per dualità se ha:}} \quad A + B = B + A$$

- 7) Proprietà associativa degli operatori AND e OR

$$A \cdot (B \cdot C) = (A \cdot B) \cdot C \quad \xleftrightarrow{\text{per dualità se ha:}} \quad A + (B + C) = (A + B) + C$$

- 8) Proprietà distributiva degli operatori AND e OR

$$A \cdot (B + C) = AB + A \cdot C \quad \xleftrightarrow{\text{per dualità se ha:}} \quad A + B \cdot C = (A + B)(A + C)$$

- 9) Teoremi di annullamento

$$A + AB = A \quad \xleftrightarrow{\text{per dualità se ha:}} \quad A \cdot (A + B) = A$$

infatti: $A(1+B) = A \cdot 1 = A$

$$\text{infatti: } A \cdot A + AB = A + AB = A$$

- 10) Teoremi di De Morgan

(validi per 2 o più variabili)


$$\begin{aligned} \overline{A + B + C} &= \overline{A} \cdot \overline{B} \cdot \overline{C} & \xleftrightarrow{\text{per dualità se ha:}} & \overline{A \cdot B \cdot C} = \overline{A} + \overline{B} + \overline{C} \\ \overline{A + B + \dots} &= \overline{A} \cdot \overline{B} \cdot \dots & \text{per } m \text{ variabili} & \overline{A \cdot B \cdot \dots} = \overline{A} + \overline{B} + \dots \end{aligned}$$

OPERATORI LOGICI

SIMBOLI E TABELLE DI VERITÀ




A	Y = \bar{A}
0	1
1	0




A	B	Y = A \cdot B
0	0	0
0	1	0
1	0	0
1	1	1

L'operatore AND si applica a 2 o più variabili.




L'uscita Y assume il valore 1 soltanto se tutte le variabili d'ingresso assumono il valore 1.




A	B	Y = A + B
0	0	0
0	1	1
1	0	1
1	1	1


L'operatore OR si applica a 2 o più variabili.



L'uscita Y assume il valore 1 se una o più variabili d'ingresso assumono il valore 1.




(AND + NOT)



A	B	Y = \overline{A \cdot B}
0	0	1
0	1	1
1	0	1
1	1	0




PORTE NAND UTILIZZATA COME PORTA NOT




Se l'operatore NAND si applica a più variabili, l'uscita Y assume il valore 0 soltanto se tutte le variabili d'ingresso assumono il valore 1.

5) NOR (SOMMA LOGICA NEGATA)




A	B	$Y = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0


$A \rightarrow \text{NOR} \rightarrow Y = \overline{A}$
PORTA NOR UTILIZZATA
COME PORTA NOT




Se l'operatore NOR si applica a più variabili, l'uscita Y assume il valore 1 soltanto se tutte le variabili di ingresso assumono il valore 0.

6) EXOR (OR ESCLUSIVO)
(SOMMA LOGICA ESCLUSIVA)


A	B	$Y = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0



Se l'operatore EXOR si applica a più variabili, l'uscita Y assume il valore 1 soltanto se un numero dispari di variabili assume il valore 1.




OR



AND

Reti logiche realizzate mediante contatti e dispositivi elettronici

Esempio di deduzione di funzione booleana da un circuito elettronico



CONTATTI A, B, C
 chiusi $\rightarrow 1$
 aperti $\rightarrow 0$

LAMPADINA
 L (A, B, C)

$$L = (A+B) \cdot C = A \cdot C + B \cdot C$$

LAMPADINA
 aperta 0
 accesa 1





TABELLA DI VERITÀ DELLA FUNZIONE BOOLEANA L (A, B, C)

A	B	C	L	MINTERMINI	MAXTERMINI
0	0	0	0	$P_0 = \bar{A}\bar{B}\bar{C}$	$S_0 = A+B+C$
0	0	1	0	$P_1 = \bar{A}\bar{B}C$	$S_1 = \bar{A}+B+C$
0	1	0	0	$P_2 = \bar{A}BC$	$S_2 = A+\bar{B}+C$
0	1	1	1	$P_3 = \bar{A}B\bar{C}$	$S_3 = A+\bar{B}+\bar{C}$
1	0	0	0	$P_4 = A\bar{B}\bar{C}$	$S_4 = \bar{A}+B+C$
1	0	1	1	$P_5 = A\bar{B}C$	$S_5 = \bar{A}+B+\bar{C}$
1	1	0	0	$P_6 = AB\bar{C}$	$S_6 = \bar{A}+\bar{B}+C$
1	1	1	1	$P_7 = ABC$	$S_7 = \bar{A}+\bar{B}+\bar{C}$

MAPPA DI KARNAUGH DI L (A, B, C)



$$L = AC + BC$$

oppure

$$L = (A+B) \cdot C$$

FORME CANONICHE : $\begin{cases} \text{DISGIUNTIVA: } Y = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} \\ \text{CONGIUNTIVA: } Y = (A+B+C)(A+B+\bar{C})(A+\bar{B}+C)(A+\bar{B}+\bar{C}) \end{cases}$

LA FORMA CANONICA DISGIUNTIVA DI UNA FUNZIONE BOOLEANA SI OTTIENE CONSIDERANDO LA SOMMA LOGICA DEI MINTERMINI

CORRISPONDENTI ALLE RIGHE IN CUI LA FUNZIONE VALE 1;

LA FORMA CANONICA CONGIUNTIVA SI OTTIENE CONSIDERANDO IL PRODOTTO LOGICO DEI MAXTERMINI CORRISPONDENTI ALLE RIGHE IN CUI LA FUNZIONE VALE 0.

MINTERMINE È OGNI PRODOTTO LOGICO DI TUTTE LE VARIABILI, CONSIDERATE IN FORMA DIRETTA (A, B, C) O NEGATA ($\bar{A}, \bar{B}, \bar{C}$). MAXTERMINE È OGNI SOMMA LOGICA DI TUTTE LE VARIABILI, CONSIDERATE IN FORMA DIRETTA (A, B, C) O NEGATA ($\bar{A}, \bar{B}, \bar{C}$).

I MINTERMINI SI OTTENGONO DALLA TABELLA DI VERITÀ ASSOCIANDO AGLI ZERI LE VARIABILI NEGATE ED AGLI UNI LE VARIABILI DIRETTE, I MAXTERMINI SI OTTENGONO ASSOCIANDO AGLI ZERI LE VARIABILI DIRETTE ED AGLI UNI LE VARIABILI NEGATE.

- 1) La fase di lavorazione viene avviata se il pezzo è posizionato correttamente (segnale S_1 al livello alto), se la pressione dell'olio nel cilindro supera il valore minimo (uscita del sensore P al livello alto) e se è in funzione il sistema di sicurezza (segnale S_2 al livello alto).


$$Y = S_1 P S_2$$



↳ 1 fase di lavorazione avviata

- 2) La sbarra di una macchina utensile ritorna alla posizione di pertinse se il sistema di controllo cessa di funzionare (segnale S_1 al livello basso), oppure se il pezzo non è posizionato correttamente (segnale S_2 basso) oppure se la pressione dell'olio nel cilindro è inferiore al valore normale (uscita del sensore P al livello basso)

$$Y = \overline{S_1} + \overline{S_2} + \overline{P}$$





↳ ritorna alla sbarra alla posizione di pertinse

- 3) Il circuito ausiliario di raffreddamento di un reattore nucleare viene attivato se la pressione e la temperatura del fluido di raffreddamento del circuito primario superano i valori normali (uscite dei sensori P e T al livello alto) e se l'elettrovalvola di sicurezza V_1 è chiusa, oppure se il flusso neutronico supera il valore normale (segnaletica N al livello alto) e l'elettropompa E del circuito primario non è in funzione (segnale E al livello basso).

$$Y = P T \overline{V_1} + N \overline{E}$$

↳ 1 circuito ausiliario di raffreddamento in funzione



8


RAPPRESENTAZIONE DI FUNZIONI BOOLEANE MEDIANTE TABELLE DI VERITÀ
MAPPE DI KARNAUGH - FORME CANONICHE - MINIMIZZAZIONE

1° ESEMPIO

Se la funzione booleana F è rappresentata mediante le tabella di verità, si può ottenere la sua rappresentazione, alternativamente, mediante mappe di Karnaugh, cercando in ogni cella individuate dai valori delle variabili indipendenti, il valore di F (0, 1)

Tavola di verità $F(A, B, C, D)$


A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0



FORME MINIMIZZATE

$$F(A, B, C, D) = \bar{B}C + A\bar{B}\bar{C}\bar{D}$$

$$F(A, B, C, D) = (\bar{B} + \bar{C})(A + \bar{B})(B + C)(C + D)$$



forma canonica disgiuntiva:

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + A\bar{B}\bar{C}\bar{D} + A\bar{B}CD + ABC\bar{D}$$

forma canonica congiuntiva

$$F(A, B, C, D) = (A + B + C + D)(A + B + C + \bar{D})(A + \bar{B} + C + D)(A + \bar{B} + C + \bar{D})(A + \bar{B} + \bar{C} + D).$$

$$\cdot (A + \bar{B} + \bar{C} + \bar{D}) \cdot (\bar{A} + B + C + D) \cdot (\bar{A} + B + C + \bar{D})(\bar{A} + \bar{B} + C + D)(\bar{A} + \bar{B} + \bar{C} + D).$$

$$\cdot (\bar{A} + \bar{B} + \bar{C} + \bar{D})$$


2° esempio
PORTA EXOR

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

FORME CANONICHE
(per minimizzazione)

disgiuntive: $F = \bar{A}B + A\bar{B}$
congiuntive: $F = (A+B)(\bar{A}+\bar{B})$

A	B	F
0	0	0
1	0	1
0	1	1
1	1	0



9

Minimizzazione di funzioni booleane con il metodo delle mappe di Karnaugh - ESEMPI -

Tabelle di verità

A	B	C	$F(A, B, C)$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Forme canoniche:

$$F(A, B, C) = \bar{A}BC + A\bar{B}C + ABC + A\bar{B}\bar{C}$$

$$F(A, B, C) = (A+B+C)(A+B+\bar{C})(A+\bar{B}+C)$$

Forme minimizzate:

$$F(A, B, C) = AC + BC$$

$$F(A, B, C) = (A+C)(B+\bar{C})$$

mappe di Karnaugh

- Se si considerano le caselle marcate con 0 si associano agli 0 le variabili dirette (A, B, C) ed agli 1 le variabili negate $(\bar{A}, \bar{B}, \bar{C})$; se si considerano invece le caselle marcate con 1, si associano agli 0 le variabili negate $(\bar{A}, \bar{B}, \bar{C})$ ed agli 1 le variabili dirette (A, B, C) . Si considerano infine le aree più estese possibili che possano ricoprire tutto gli 1 (o tutti gli 0) e si uniscono (o si prodotti) dei termini corrispondenti.
- 2) Si suppone che la funzione $F(A, B, C, D)$ venga associata con le mappe di Karnaugh in sostituzione delle tavole di verità.

AB	CD	00	01	11	10	ABC _D
00	00	0	0	0	1	
01	01	1	0	1	0	
11	10	0	0	1	1	
10	11	1	0	0	0	

Dalle mappe di Karnaugh si possono ottenere subito le forme canoniche (non minimizzate) appendo i minotermini corrispondenti agli 1 ed i massotermini corrispondenti agli 0.

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + ABCD + ABC\bar{D} + A\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D + A\bar{B}C\bar{D}$$

Forme canoniche disgiuntive:

$$F(A, B, C, D) = (A+B+C+D)(A+B+C+\bar{D})(A+B+\bar{C}+\bar{D})(A+\bar{B}+C+\bar{D})(A+\bar{B}+\bar{C}+D).$$

Forme canoniche congiuntive:

$$F(A, B, C, D) = (\bar{A}+\bar{B}+C+D)(\bar{A}+\bar{B}+C+\bar{D})(\bar{A}+B+C+\bar{D})$$

Forme minimizzate:

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + BCD + AC + \bar{A}\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D$$

(disgiuntiva e congiuntiva)


$$F(A, B, C, D) = (C+\bar{D})(A+B+C)(A+B+\bar{D})(A+\bar{B}+\bar{C}+D).$$

• $(\bar{A}+\bar{B}+C)$

- 3) Si suppone che la funzione $F(A, B, C, D)$ venga assegnata attraverso un'espressione booleana.

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C} + A\bar{B}\bar{D} + B\bar{C}\bar{D} + ABCD$$

In questo caso bisogna prima rappresentare i singoli termini nelle mappe di Karnaugh e successivamente procedere alla minimizzazione.



PROGETTO DI UNA RETE LOGICA COMBINATORIA

11

Il sistema di sicurezza di un impianto industriale deve entrare in funzione se le elettrovalvole V_1 e V_2 sono aperte ed il segnale S_1 è al livello alto, oppure se l'elettrovalvola V_2 è aperta ed il segnale S_1 è al livello basso, oppure se l'elettrovalvola V_1 è chiusa ed i segnali S_1 ed S_2 sono al livello basso, oppure se l'elettrovalvola V_1 è chiusa, il segnale S_2 è al livello alto ed il segnale S_1 è al livello basso.


$\text{Y} \leftarrow$ sistema di sicurezza inserito

$\text{Y} \leftarrow$ sistema di sicurezza dis inserito



Per dedurre la funzione booleana $Y(V_1, V_2, S_1, S_2)$ si considerano le variabili V_1 e V_2 in forme dirette o negate (V_1, \bar{V}_2) e seconda che le corrispondenti elettrovalvole siano rispettivamente aperte (V_1, V_2) o chiuse (\bar{V}_1, \bar{V}_2). Analogamente si considerano le variabili S_1 ed S_2 in forme dirette o negate (S_1, \bar{S}_2) e seconda che i corrispondenti segnali siano rispettivamente al livello alto (S_1, S_2) o al livello basso (\bar{S}_1, \bar{S}_2).

V_1, \bar{V}_2, S_1 ed S_2 possono essere segnali elettrici o di pressione (controllo idraulico o pneumatico)




VERIFICA

$$Y = \bar{V}_1 \bar{S}_2 + V_1 V_2 + V_2 \bar{S}_1$$

V_1	V_2	S_1	S_2	Y	\bar{V}_1	\bar{V}_2	\bar{S}_1	\bar{S}_2	$\bar{V}_1 \bar{S}_2$	$V_1 V_2$	$V_2 \bar{S}_1$	Y
0	0	0	0	1	1	1	1	1	1	0	0	1
0	0	0	1	0	1	1	1	0	0	0	0	0
0	0	1	0	1	1	1	0	1	1	0	0	1
0	0	1	1	0	1	1	0	0	0	0	0	0
0	1	0	0	1	1	0	1	1	1	0	1	1
0	1	0	1	1	1	0	0	1	0	0	1	1
0	1	1	0	1	1	0	0	0	1	0	0	0
0	1	1	1	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	1	1	0	0	0	0	0
1	0	0	1	0	0	1	1	1	0	0	0	0
1	0	1	0	0	0	1	0	1	0	0	0	0
1	0	1	1	0	0	1	0	0	0	0	0	0
1	1	0	0	1	0	0	1	1	0	1	1	1
1	1	0	1	1	0	0	0	1	0	1	0	1
1	1	1	0	1	0	0	0	0	1	0	1	1
1	1	1	1	1	0	0	0	0	0	0	0	1


RETE LOGICA MINIMIZZATA
DI TIPO AND-OR A 2 LIVELLI




$$Y = \bar{V}_1 \bar{S}_2 + V_1 V_2 + V_2 \bar{S}_1 = \bar{V}_1 \bar{S}_2 \cdot V_1 V_2 \cdot V_2 \bar{S}_1$$

si applicano i teoremi di involuzione (doppia negazione) e di De Morgan


RETE LOGICA MINIMIZZATA
DI TIPO NAND-NAND A 2
LIVELLI



VERIFICA

V_1	V_2	S_1	S_2	Y	\bar{V}_1	\bar{V}_2	\bar{S}_1	\bar{S}_2	$\bar{V}_1 + V_2$	$V_2 + \bar{S}_2$	$V_1 + \bar{S}_1 + \bar{S}_2$	Y
0	0	0	0	1	1	1	1	1	1	0	1	1
0	0	0	1	0	1	1	1	0	1	1	1	0
0	0	1	0	1	1	1	0	1	1	1	1	0
0	0	1	1	0	1	1	0	0	1	0	0	1
0	1	0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	1	0	1	0	1	1	1	1
0	1	1	0	1	1	0	0	1	1	1	1	1
0	1	1	1	0	1	0	0	0	1	0	0	0
1	0	0	0	0	0	1	1	1	0	1	1	0
1	0	0	1	0	0	1	1	0	0	0	1	0
1	0	1	0	0	0	1	0	1	0	0	1	0
1	0	1	1	0	0	1	0	0	0	0	1	0
1	1	0	0	1	0	0	1	1	1	1	1	1
1	1	0	1	1	0	0	0	1	1	1	1	1
1	1	1	0	1	0	0	0	0	1	1	1	1
1	1	1	1	1	0	0	0	0	1	1	1	1


RETE LOGICA MINIMIZZATA
DI TIPO OR-AND A 2 LIVELLI





$$Y = \overline{(\bar{V}_1 + V_2)(V_2 + \bar{S}_2)(V_1 + \bar{S}_1 + \bar{S}_2)} = \overline{\bar{V}_1 + V_2} + \overline{V_2 + \bar{S}_2} + \overline{V_1 + \bar{S}_1 + \bar{S}_2}$$

Si applicano i teoremi di involuzione e di De Morgan

RETE LOGICA MINIMIZZATA
DI TIPO NOR-NOR A 2 LIVELLI



Si tratta di ricevere la funzione booleana F conoscendo lo schema della rete logica che la realizza.



PRINCIPALI FUNZIONI DIGITALI COMBINATORIE

SEMISOMMATORE (HALF ADDER)

Il semisommatore esegue la somma di 2 cifre binarie A e B , tenendo conto del riporto (carry) proveniente dalle cifre di ordine inferiore, e fornisce il riporto per le cifre di ordine superiore.


Tabelle di verità:

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0

cifre binarie


Schema logico
del semisommatore

La somma $S = \overline{A}B + A\overline{B}$ si ottiene con una porta EXOR; il riporto C per l'ordine superiore si ottiene con una porta AND.



SOMMATORE COMPLETO (FULL ADDER)

Il sommatore completo esegue la somma di 2 cifre binarie (relative all'ordine n) tenendo conto del riporto proveniente dalle cifre di ordine $n-1$ e generando il riporto per l'ordine $n+1$.



Schema logico di sommatore per numeri binari da 4 cifre

L'ingresso di riporto delle cifre di destra viene mantenuto al livello logico 0.

Tabelle di verità:

A_m	B_m	C_m	S_m	C_{m+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$\begin{aligned}
 S_m &= \overline{A_m} \overline{B_m} C_m + \overline{A_m} B_m \overline{C_m} + A_m \overline{B_m} C_m + A_m B_m C_m = \\
 &\text{forma canonica} = (\overline{A_m} \overline{B_m} + \overline{A_m} B_m) \overline{C_m} + (A_m \overline{B_m} + A_m B_m) C_m = \\
 &= (A_m \oplus B_m) \overline{C_m} + (A_m \oplus B_m) C_m = A_m \oplus B_m \oplus C_m \\
 C_{m+1} &= \overline{A_m} B_m C_m + A_m \overline{B_m} C_m + A_m B_m \overline{C_m} + A_m B_m C_m = \\
 &\text{forma canonica} = A_m B_m (\overline{C_m} + C_m) + (\overline{A_m} B_m + A_m \overline{B_m}) C_m = \\
 &= A_m B_m + (A_m \oplus B_m) C_m
 \end{aligned}$$

Il comparatore di uguaglianza a 1 bit genera un livello logico alto soltanto se le variabili d'ingresso A e B assumono lo stesso valore.

Tabelle di verità

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

$$Y = \overline{AB} + AB$$


Il comparatore di uguaglianza a n bit si ottiene collegando in AND le uscite di n comparatori di uguaglianza a 1 bit.

Schemi logici di comparatore di uguaglianza per numeri con 4 bit (A_3, A_2, A_1, A_0) (B_3, B_2, B_1, B_0)



Se si considera la tabella di verità delle porte EXOR, si vede che la funzione $Y = \overline{AB} + AB$ coincide con la negazione della funzione EXOR;

$$\text{perciò } Y = \overline{A \oplus B}$$

Si usa anche l'operatore corrispondente \odot di corrispondente al NOR esclusivo (EXNOR)



porta EXNOR
(porta comparatrice)
uguale a
 $\begin{array}{l} A \\ \oplus \\ B \end{array}$



CIRCUITI DI CODIFICA E DI DECODIFICA

TABELLA DI VERITÀ E

SCHEMA DI CODIFICATORE (ENCODER) DECIMALE / BCD

↑
Qui ogni cifra decimale viene
rappresentata in codice
BCD (Binary Code Decimal)
con 4 bit

Tabella di verità

INGRESSI DECIMALI									USCITE BINARIE			
X_1	X_2	X_3	X_4	X_5	X_6	X_7	X_8	X_9	Y_3	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	0	1	0	0	0	0	0	0	1	0
0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	1	1	0	0	1
0	0	0	0	0	0	0	0	0	1	0	0	0

L'usci Y_0 deve assumere il livello alto soltanto
attivando le linee d'impresa corrispondenti alle
cifre 1, 3, 5, 7, 9; pertanto $Y_0 = X_1 + X_3 + X_5 + X_7 + X_9$

Analogamente si ha:

$$Y_1 = X_2 + X_3 + X_8 + X_7$$

$$Y_2 = X_4 + X_5 + X_6 + X_7$$

$$Y_3 = X_8 + X_9$$

Se messe sulle linee 1...9 si trova il livello alto, le uscite Y_0, Y_1, Y_2, Y_3 si trovano al livello basso (corrispondente alla cifra decimale 0)




TABELLA DI VERITÀ E SCHEMA DI DECODIFICATORE BCD/DECIMALE

TABELLA DI VERITÀ


 INGRESSI IN
BCD

USCITE DECIMALI

X_3	X_2	X_1	X_0	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	Y_8	Y_9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Bisogna esprimere 10 funzioni booleane
avendo come un solo ministruttore estero
che corrisponde alle 10 uscite
de decoder.

$$\text{Es.: } Y_0 = \bar{X}_0 \bar{X}_1 \bar{X}_2 \bar{X}_3, Y_1 = X_0 \bar{X}_1 \bar{X}_2 \bar{X}_3, Y_2 = \bar{X}_0 X_1 \bar{X}_2 \bar{X}_3$$




Occorrono pertanto 10 porte AND a 4 ingressi
e 6 porte NOT (per
ognuna $\bar{X}_0, \bar{X}_1, \bar{X}_2, \bar{X}_3$)

Differenze tra reti logiche combinatorie e reti logiche sequenziali

Le reti logiche combinatorie sono caratterizzate dal fatto che le loro uscite in un determinato istante dipendono solamente dai livelli logici esistenti delle variabili d'ingresso (variabili indipendenti) nello stesso istante, invece nelle reti logiche sequenziali, le contemporanei non soltanto porte logiche ma uno o più elementi di memoria (bistabili o flip-flop), le uscite dipendono non soltanto dai valori attuali esistenti delle variabili d'ingresso, ma anche dalla stato della rete, cioè dai valori di un insieme di variabili di stato, che generano una corrispondenza con le variabili d'uscita e la rappresentano la "storia" della rete logica sperimentata. Pertanto una rete logica sequenziale è costituita da un insieme di porte logiche e da 1 o più flip-flop, che sono gli elementi fondamentali (elementi di memoria) destinati a memorizzare i valori delle uscite in un determinato istante, valori che determinano il comportamento della rete negli istanti successivi.


PRINCIPALI TIPI DI FLIP-FLOP (ELEMENTI BISTABILI)



FLIP-FLOP (con segnale di clock) JK SINCRONI

TABELLA DI VERITA'


J	K	Q_{n+1}
0	0	Q_n
0	1	\bar{Q}_n
1	0	1
1	1	Q_n



gli ingressi Pr e Cl (preset e clear) predispongono rispettivamente a 1 e a 0 il valore Q , indipendentemente dal segnale di clock e dai valori segnali da J e K.

Vediamo che il flip-flop JK non possiede combinazioni vietate.

Se, in particolare, gli ingressi J e K vengono contemporaneamente mantenuti al livello alto, il flip-flop commuta ad ogni impulso di clock assumendo uno stato binario complementare a quello precedente; pertanto trasforma un flip-flop di tipo T (TOGGLE - commutazione).



T = J = K = 1
TABELLA DI VERITA'

T	Q_{n+1}
0	Q_n
1	\bar{Q}_n

Se l'ingresso T viene mantenuto al livello basso, il flip-flop non commuta. ($Q_{n+1} = Q_n$)

FLIP-FLOP DI TIPO D (DATA LATCH)

Si ottiene dal flip-flop JK aggiungendo una porta NOT.




TABELLA DI VERITA'

D	Q_{n+1}
0	0
1	1

$$Q_{n+1} = D_n$$


(PRESET) Pr \rightarrow predisposizione l'uscita Q a 1 (attivo al livello basso)
(CLEAR) Cl \rightarrow predisposizione l'uscita Q a 0.

L'uscita Q assume il livello logico presente all'ingresso D all'arrivo dell'impulso di clock, e lo memorizza fino all'arrivo del successivo impulso di clock che appone allo stesso stato del flip-flop in funzione dello stato assunto dall'ingresso D.

Impiego: memoria dati nei sistemi digitali.

I registri sono gli organi fondamentali di memoria dei sistemi digitati di elaborazione e controllo. Un registro è costituito da più flip-flop (ad es. SR, JK o D) collegati in cascata, in modo che l'informazione inizialmente immagazzinata negli n flip-flop possa scorrere di un bit verso destra o verso sinistra per ogni impulso di clock applicato.

Schemi generale di un registro a scorrimento (a 4 bit) con ingresso seriale, uscite parallele, ingressi paralleli ed uscite parallele.




In generale i registri sono dotati anche di uscite parallele (una per ogni flip-flop) e di ingressi paralleli (1 per ogni flip-flop) al fine di poter inserire ed estrarre l'informazione in tutti i modi possibili ed assicurare con una grande flessibilità d'impiego.

modelli di
immissione ed
estrazione dei
dati

ingresso seriale ed uscita seriale S.I.S.O. ingresso seriale ed uscita in parallelo S.I.P.O ingresso in parallelo ed uscita seriale P.I.S.O ingresso in parallelo ed uscita in parallelo P.I.P.O

Si parla di uscita in parallelo ed ingresso in parallelo quando i 4 bit del dato vengono estratti o immessi simultaneamente.
 Si parla invece di uscita seriale ed ingresso seriale quando i singoli bit del dato vengono estratti o immessi ogni singolo bit del clock.

REGISTRI A SCORRIMENTO



I FLIP FLOP SONO DEL TIPO MASTER-SLAVE

ESEMPIO: IL DATO 1011 VIENE CARICATO SERIALMENTE CON I PRIMI 4 IMPULSI DI CLOCK
E SUCCESSIVAMENTE LETTO SERIALMENTE MEDIANTE ALTRI 4 IMPULSI DI CLOCK

CLOCK

REGISTRO AZZERATO $\boxed{0 \ 0 \ 0 \ 0}$

1° IMP. (LSB) $1 \rightarrow \boxed{1 \ 0 \ 0 \ 0}$

2° IMP. $1 \rightarrow \boxed{1 \ 1 \ 0 \ 0}$

3° IMP. $0 \rightarrow \boxed{0 \ 1 \ 1 \ 0}$

4° IMP. (MSB) $1 \rightarrow \boxed{1 \ 0 \ 1 \ 1}$ | 4° IMP. $1 \rightarrow \boxed{0 \ 1 \ 1 \ 1}$

DPO IL 4° IMPULSO DI CLOCK 5° IMP. $0 \rightarrow \boxed{0 \ 1 \ 0 \ 1} \rightarrow 1$ (LSB)

IL DATO PUÒ ESSERE LETTO

PER USCITE PARALLELE

$U_P_1, U_P_2, U_P_3, U_P_4$

PPURE, APPLICANDO ALTRI
4 IMPULSI DI CLOCK, PUÒ
ESSERE LETTO SERIALMENTE
PER USCITA U.S.

PER L'INGRESSO
SERIALE VIENE APPLICATO
IL LIVELLO BASSO
PER AZZERARE IL REGISTRO
DURANTE LA LETTURA)

6° IMP. $0 \rightarrow \boxed{0 \ 0 \ 1 \ 0} \rightarrow 1$

7° IMP. $0 \rightarrow \boxed{0 \ 0 \ 0 \ 1} \rightarrow 0$


8° IMP. $0 \rightarrow \boxed{0 \ 0 \ 0 \ 0} \rightarrow 1$ (MSB)

FF1 FF2 FF3 FF4

I contatori binari sono circuiti logici sequenziali utilizzati qualora si desideri effettuare il conteggio di impulsi (espresso in codice binario attraverso gli stadi esatti delle uscite parallele), o qualora non sia necessario dividere per una potenza di 2 la frequenza del segnale di clock applicato all'ingresso del dispositivo (impiego del contatore come divisor di frequenza).

Un contatore binario asincrono è costituito da 2 o più flip-flop di tipo T (o JK se si usa flip-flop T) collegati in cascata, tal fine da fornire attraverso le uscite (Q_i) dei flip-flop lo stato del conteggio degli impulsi di clock che arrivano all'ingresso del primo flip-flop.

Schemi generali di contatore binario up (per conteggio progressivo) a 4 bit (modulo 16)




Il modulo del contatore è dato dal numero di impulsi che bisogna applicare all'ingresso affinché il contatore (inizialmente esterminato) si riporti nello stato iniziale (accensione del riciclo del contatore). $\text{Modulo} = 2^n$
 La capacità del contatore è invece $C = M - 1 = 2^n - 1$, cioè coincide con le più elevate combinazioni binarie possibili alle uscite prime del riciclo.

$$\text{Se } n=4 \quad M=16 \quad C=15 \rightarrow (1111_2)$$


Ogni flip-flop del contatore divide per 2 la frequenza del segnale applicato all'ingresso t_{CK} ; pertanto il segnale rettangolare presente all'esca U_D ha una frequenza pari a $t_{CK}/16$. (divisore di frequenza per 16).

CONTATORE BINARIO ASINCRONO UP/DOWN MODULO 16
PRESETTABLE



Contatore binario asincrono up-down, modulo 16, realizzato con flip-flop JK master-slave.

26



I simboli \rightarrow e $\overline{\rightarrow}$ indicano che i flip-flop commutano in corrispondenza del fronte di discesa dell'impulso di clock (clock di transizione attivo basso).

$$R_1 = R_2 = R_3 = R_4 = 180\Omega$$

Per predisporre le uscite Q_A , Q_B , Q_C e Q_D al livello logico 1 (livello alto), occorre applicare il livello logico 0 agli ingressi di preset (ingressi di preset attivi bassi).

Per azzerare il contatore occorre applicare il livello logico 0 agli ingressi di clear (ingressi di clear attivi bassi).

Per ottenere il conteggio in avanti (up) i deviatori S_1 , S_2 , S_3 devono essere commutati nella posizione up.

Per ottenere il conteggio all'indietro (down) i deviatori S_1 , S_2 , S_3 devono essere commutati nella posizione down.

Sequenze delle combinazioni e forme d'onda relative
al contatore ^{binario} asincrone up (^{contatore} in avanti), modulo 16.

27

numero impulsivo	N (equiv. decimale)	Q_D	Q_C	Q_B	Q_A
1	0	0	0	0	0
2	1	0	0	0	1
3	2	0	0	1	0
4	3	0	0	1	1
5	4	0	1	0	0
6	5	0	1	0	1
7	6	0	1	1	0
8	7	0	1	1	1
9	8	1	0	0	0
10	9	1	0	0	1
11	10	1	0	1	0
12	11	1	0	1	1
13	12	1	1	0	0
14	13	1	1	0	1
15	14	1	1	1	0
16	0	0	0	0	0

← contatore
resettato





Tabelle della verità ed espressione di stato del flip-flop JK

J	K	Q_{m+1}
0	0	Q_m
0	1	0
1	0	1
1	1	\bar{Q}_m

$$Q_{m+1} = J\bar{Q}_m + \bar{K}Q_m$$

Se agli ingressi J e K viene applicato costantemente il livello logico 1, il flip-flop JK si comporta come flip-flop di tipo T (Toggle) e commuta ad ogni impulso di clock (da 0 a 1 e da 1 a 0) ($Q_{m+1} = \bar{Q}_m$)

Sequenza delle commutazioni e forme d'onda relative
al contatore ^{binario} esimeroso down (conteggio all'indietro), modulo 16

28

numero impulsi di clock	N (equiv. decimale)	Q_D	Q_C	Q_B	Q_A
1	15	1	1	1	1
2	14	1	1	1	0
3	13	1	1	0	1
4	12	1	1	0	0
5	11	1	0	1	1
6	10	1	0	1	0
7	9	1	0	0	1
8	8	1	0	0	0
9	7	0	1	1	1
10	6	0	1	1	0
11	5	0	1	0	1
12	4	0	1	0	0
13	3	0	0	1	1
14	2	0	0	1	0
15	1	0	0	0	1
16	0	0	0	0	0
	15	1	1	1	1

← contatore
prestabilito

